Wpis z mikrobloga

Zmagania z FPGA i VHDL ciąg dalszy ;-)

Tym razem rzuciłem sobie wyzwanie napisać UARTa, poszło całkiem sprawnie i czuję większa swobodę w tym języku konfiguracji. Póki co zaimplementowałem samo nadawanie które na ogół działa, #!$%@? się jednak dziwnym błędem - zawsze wcina drugi znak. Jakikolwiek by nie był, cokolwiek by przed nim nie stało.. Pozostałe znaki w napisach o różnej długości są spoko, problem przy różnych baudach (testowałem 9600 i 38400). To samo na PuTTY oraz Realterm.

Wrzucam kod, ktoś coś widzi, wiecie o co może chodzić?

Plik główny UART.vhd:
http://pastebin.com/KzEQJ8Fi

TX.vhd:
http://pastebin.com/mnN7dT7A

Dodatkowo gfycat, bo lubię.

#visherdev przede wszystkim - zapraszam
#fpga #synteza #maximator #vhdl #altera #elektronika
Visher - Zmagania z FPGA i VHDL ciąg dalszy ;-) 

Tym razem rzuciłem sobie wyzwanie...

źródło: comment_WDOwVE0BJ7UQVWtuR68VNtf4y3YOvDg6.jpg

Pobierz
  • 6